Johdanto
Laitteiston vahvistuskielessä on tyypillisesti ominaisuus, joka on samanlainen kuin edistyneellä kielellä, kuten C ++ tai Java, samalla kun se tarjoaa bittitoimintoja, kuten laitteiston kuvauskieliä. Monet laitteiston vahvistuskielet voivat luoda rajoitetun satunnaisen kannustimen ja tarjota toiminnallisen kattavuusrakenteen, joka auttaa suunnittelijoita suorittamaan monimutkaisia laitteistotarkistuksia.
SystemverLOG, OpenVERA ja Systemc ovat yleisimmin käytettyjä laitteiston vahvistuskieliä. Niistä SystemverIlog yhdistetään enemmän laitteiston kuvauskieleen laitteiston vahvistuskieliin yhteen standardiin.
Laitteiston kuvauskieli
Elektroniikassa laitteiston kuvauskieltä (englanniksi: Hardware Description Language, HDL ) käytetään kuvaamaan laitteen kieltä. elektroniikkapiiri (erityisesti digitaalipiiri), käyttäytyminen, digitaalinen piirijärjestelmä voidaan kuvata rekisterin siirtovaiheessa, käyttäytymistaso, looginen porttitaso jne. Automaatiologiikan kehittyessä laitteiston kuvauskielet voidaan tunnistaa näiden työkalujen avulla , ja muuntaa automaattisesti loogisiksi porttiluokan verkkotaulukoiksi siten, että laitteiston kuvauskieltä voidaan käyttää piirijärjestelmän suunnitteluun ja piirin tarkistamiseen loogisen simulaation avulla. Kun suunnittelu on valmis, voit käyttää loogista integroitua työkalua matalan abstraktin tason (oviluokan) verkkotaulukon (eli kytkentätaulukon) luomiseen.
Laitteiston kuvauskieli voi olla samanlainen kuin perinteiset ohjelmiston ohjelmointikielet, mutta suurin ero on, että edellinen voi kuvata laitteistopiirin ajoitusominaisuudet. Laitteiston kuvauskielet ovat tärkeä osa elektronista suunnittelun automaatiojärjestelmää. Pienistä yksinkertaisiin laukaisimia, suurista monimutkaisiin suuren mittakaavan integroidut piirit, kuten mikroprosessorit, voidaan kuvata käyttämällä laitteiston kuvauskieliä. Yleisiä laitteiston kuvauskieliä ovat Verilog, VHDL jne.
systemverilog
Integroidun piirin (erityisesti suuren mittakaavan integroidun piirin) SystemverIlog suunnittelu- ja varmistusprosessin on kehittänyt Verilog Hardware description, laitteiston varmennus yhtenäinen kieli, entinen osa on pohjimmiltaan Verilogin 2005 version laajennus, ja osa toiminnallisista varmennusominaisuuksista on olio-ohjelmointikieli. Oliosuuntautuneilla ominaisuuksilla kompensoidaan hyvin perinteisen Verilogin viat siruvarmennuksen alalla, parannettu koodin uudelleenkäytettävyys, samalla kun todentaja-insinöörit voivat saada korkeammat abstraktit tasot kuin rekisteritasot, tapahtumat, valvottuina objekteina. Nämä ovat parantaneet huomattavasti järjestelmän tehokkuutta. vahvistusalustaa.
Systemverilog on hyväksytty Electrical Electronics Engineer Society 1800-2009 -standardiksi, ja se on saanut tuen yleisimmille elektronisen suunnittelun automaatiotyökaluille. Vaikka mikään simulointijärjestelmä ei pysty täysin tukemaan kaikkia SYSTEMVERILANUAL-, LRM:ssä käyttöön otettuja kielirakenteita, testialustan yhteentoimivuutta on vaikea parantaa, mutta edistää alustojen välisen yhteensopivuuden tutkimusta ja kehittämistä. Se on jo käynnissä. Useita varmennusmenetelmiä on ilmestynyt peräkkäin, standardisoivat testialustan moduulit ennalta määrätyn luokan muodossa, ja nyt uusimmat systemverilog-pohjaiset todennusmenetelmät ovat yleisesti varmennettuja. Tämä menetelmä sisältää pääasiassa avoimen lähdekoodin luokkakirjaston ja tukee uudelleenkäytettävää testialustaa esiasetetun muodon kehittämiseksi IP-ytimen todentamista varten. Monet kolmannen osapuolen palveluntarjoajat ovat alkaneet käynnistää Systemverilogiin perustuvan virtuaalisen IP-ytimen.
OpenVERA
OpenVERA on Jindi Technologyn kehittämä ja ylläpitämä laitteiston vahvistuskieli. Tätä kieltä käytetään pääasiassa laitteistojärjestelmien testialustan luomiseen. OpenVERA on perusosa IEEE1800-standardia SYSTEMVERILOG, josta hyötyvät monet integroitujen puolijohdepiirien suunnittelussa, järjestelmätason suunnittelussa, IP-ydinsuunnittelussa ja elektroniikkasuunnittelun automaatiossa työskentelevät.
Systemc
systemc on tietokonekieli, joka perustuu C ++ -kielen järjestelmäsuunnitteluun, joukko kirjastoja ja makroja, jotka on valmistettu C ++:lla. Se on tuote, jota kehitetään vähitellen parantamaan elektronisten järjestelmien suunnittelun tehokkuutta. IEEE hyväksyi IEEE1666-2005-standardin joulukuussa 2005.
tyypillisesti järjestelmä koostuu ohjelmisto- ja laitteisto-osasta ja osa järjestelmästä on toteutettu ohjelmistolla, kun taas toinen osa toiminnosta on toteutettu laitteistolla. Varhainen järjestelmä on suhteellisen yksinkertainen, järjestelmäinsinöörit ovat valmiita suunnittelemaan, suunnittelemaan, simuloimaan, toteuttamaan ja parantamaan ohjelmistoinsinöörejä ja laitteistoinsinöörejä sekä lopuksi yhdistämään ohjelmiston osia ja laitteistokomponentteja. Ohjelmistoinsinöörit käyttävät ohjelmointikieliä, kuten C ja C ++, koska nämä kielet ovat erikoistuneet kuvaamaan sarjasuoritusmenetelmiä, ja laitteistosuunnittelijat käyttävät laitteiston kuvauskieliä, kuten VHDL ja Verilog, koska nämä kielet ovat kuvataan rinnakkain. Laitteisto, jota käytetään simuloimaan laitteiston osia. Elektronisen järjestelmän jatkuvan kehityksen myötä järjestelmärakenne kuitenkin kasvaa ja järjestelmäkomponentteja tulee yhä enemmän, mikä edellyttää järjestelmäsuunnittelijoilta koko järjestelmän hyvää ymmärrystä ja hallintaa, kun he ovat toissijaisessa ohjelmistossa ja laitteistossa. Ohjelmiston ja laitteiston jakamiseksi paremmin voidaan vähentää tarpeettomien suunnitteluvirheiden menetyksiä ja riskejä. SYSTEMC on myös syntynyt tähän, koska se täyttää ohjelmisto- ja laitteistosynergioiden tarpeet.
Systemc system ja "C / C ++ Language" englanniksi C Ilmaisee, että se on C / C ++:aan perustuva järjestelmän suunnittelukieli Kieli.
Monet tieteelliset tutkimusryhmät ja tietokoneavusteiset suunnitteluohjelmistot ovat osallistuneet SYSTEMC:n kehittämiseen. Vuonna 1999 Open SYSTEMC ITIATIVE (OSCI) "on perustettu vuonna 1999.
10. marraskuuta 2011 IEEE läpäisi uuden SYSTEMC 2011 -standardin: IEEE1666-2011.