Architektura Intel

Úvod

(Dnes mluvíme hlavně o architektuře procesoru, pokud jde o procesní technologii, můžete odkázat na položku „32nm“).

Při hodnocení předchozích generací procesorů není těžké zjistit, že Intel si po většinu času udržel svou vedoucí pozici v oboru. Ať už se jedná o ranou mikroarchitekturu P5/P6, brilantní mikroarchitekturu Core a procesor mikroarchitektury Nehalem, který má být plně uveden na trh, byla nebo se chystá podporovat transformaci celého průmysl.

Architektura P5

Pentium přijímá architekturu P5, což se ukázalo jako skvělá inovace. V historii vývoje Intelu je Pentium první generace rozhodně milníkem. Tato značka se dokonce používá dodnes a má více než desetiletou historii. Přestože je celkový výkon první generace Pentia 60 velmi obecný, dokonce není o moc lepší než 486DX66, když se projeví hlavní frekvenční výhoda, je v tuto chvíli zobrazený výkon šokující. Pentium 75, Pentium 100 a Pentium 133, klasické produkty kdysi dominovaly průmyslu.

Architektura P6

I když si Intel v éře Pentia udržel vedoucí pozici v mikroarchitektuře procesorů, Intel nezastavil svůj pokrok, a tak vydává další generaci produktů Pentium. V případě Pentia II Intel přijal patentově chráněnou architekturu P6. Největší rozdíl mezi architekturou P6 a architekturou Pentium P5 je v tom, že L2 cache dříve integrovaná na základní desce byla transplantována do procesoru, což výrazně zrychluje čtení dat a četnost zásahů a zlepšuje výkon.

Společná architektura

Architektura NetBurst

Mikroarchitektura NetBurst je nástupcem mikroarchitektury P6, první, kdo tuto architekturu používá, je jádro Willamette, uvedené na trh v roce 2000. Willamette je jádrem procesoru Pentium IV první generace a všechny procesory Pentium IV využívají mikroarchitekturu Netburst. Tuto architekturu využívá také Foster (procesor Xeon) uvedený na trh v roce 2001. Tuto architekturu zároveň využívají Celeron a Celeron D založené na Pentiu IV, stejně jako dvoujádrové Pentium D a Pentium Extreme Edition.

Mikroarchitektura Intel NetBurst navržená na základě výkonu zvýšila frekvenci o více než 40 %. Přestože je hodnota IPC nízká, zvýšení frekvence vyrovnává nedostatek (výkon = frekvence × IPC) a je konečná. Uživatel poskytuje vyšší celkový výkon. Stejně jako mikroarchitektura P6 i mikroarchitektura Intel NetBurst spoléhá na spekulativní provádění mimo pořadí. Přestože je algoritmus predikce větvení poměrně přesný, nemůže být 100% správný.

Architektura Intel (9 fotografií)

In order to minimize the loss caused by branch misprediction and maximize the average IPC, the extended deep pipeline technology is adopted The Intel NetBurst microarchitecture greatly reduces the number of branch prediction errors and provides a quick way to recover from these errors. In order to minimize the loss caused by mispredictions, Intel NetBurst microarchitecture implements an advanced dynamic execution engine and an execution tracking cache.

Za zmínku však stojí, že mikroarchitektura Intel NetBurst využívá technologii super-pipeline, která zdvojnásobuje hloubku potrubí ve srovnání s architekturou mikroprocesoru P6, ale pozdější praktické aplikace ukazují, že potrubí je vylepšeno Po délce se efektivita provádění se výrazně sníží.

Jediný způsob, jak tento problém napravit, je zvýšit hlavní frekvenci a znovu zvýšit kapacitu sekundární mezipaměti.

Vzhledem k omezením procesu procesoru v té době se však prostor pro vylepšení hlavní frekvence procesoru stále zmenšuje. Zároveň je také zátěží obrovská kapacita mezipaměti, která nejen zvyšuje náklady, ale také výrazně zvyšuje teplo. Intel proto musí včas provést nové a zásadní úpravy mikrorámečku procesoru.

Základní mikroarchitektura

Protože architektura NetBurst již nemůže splňovat potřeby budoucího vývoje procesorů, uvedla společnost Intel v roce 2006 inovativní mikroarchitekturu Core.

1. Účinnost potrubí se výrazně zlepšila.

The processor research and development idea of ​​the supreme frequency has obviously been eliminated. The Core micro-architecture processor shortens the super-pipeline to 14 stages, which will greatly improve the overall efficiency. In addition, the Základní mikroarchitektura uses four sets of instruction compilers, which means that four x86 instructions can be compiled in a single frequency cycle. The four sets of instruction compilers consist of three sets of simple compilers (Simple Decoder) and a set of complex compilers (Complex Decoder). Among the four sets of instruction compilers, only the complex compiler can process complex x86 instructions consisting of up to four microinstructions. If unfortunately encounter a very complex instruction, the complex compiler must call the Microcode Sequencer (Microcode Sequencer) in order to obtain the microinstruction sequence.

Aby jednotka pro načítání instrukcí mikroarchitektury Core spolupracovala s ultraširokou kompilační jednotkou, načte šest instrukcí x86 z mezipaměti instrukcí prvního řádu do vyrovnávací paměti kompilace instrukcí (Instruction Queue), určí, zda existuje pár, který vyhovuje fúzi makro instrukcí a poté pošlete až pět x86 instrukcí čtyřem sadám instrukčních kompilátorů. Čtyřskupinový překladač instrukcí odešle čtyři zkompilované mikroinstrukce do rezervační stanice v každém frekvenčním cyklu a rezervační stanice poté odešle uložené mikroinstrukce do pěti prováděcích jednotek.

Protože délka, formát a režim adresování instrukční sady x86 jsou značně matoucí, je návrh dekodéru instrukcí x86 velmi obtížný. Dnešní situace se ale změnila. Na jedné straně má vysoká frekvence velkou závislost na čtyřskupinové usměrněné struktuře. Na druhou stranu i jiné pomocné technologie mohou problém s řešením chaotického režimu adresování do značné míry nahradit. Není pochyb o tom, že tato iniciativa Intelu bude milníkem v návrhu architektury jádra procesoru.

2. Zcela nové celočíselné jednotky a jednotky s pohyblivou řádovou čárkou

Od architektury P6 po architekturu NetBurst jsou změny v jednotkách celých čísel a jednotek s plovoucí desetinnou čárkou stále zcela zřejmé, ale změny v mikroarchitektuře Core také nejsou malé, ale některé klíčové technologie se ve věku architektury změnily zpět na P6 Design. Core má 3 64bitové celočíselné prováděcí jednotky, z nichž každá může provádět 64bitové celočíselné aritmetické operace samostatně.

Je to poprvé, kdy procesory Intel x86 dokážou nezávisle provádět 64bitové celočíselné operace, což také Core umožňuje být v popředí svých konkurentů. 64bitové celočíselné jednotky navíc využívají nezávislé datové porty, takže Core může současně dokončit 3 sady 64bitových celočíselných operací v jednom cyklu. Extrémně silná celočíselná aritmetická jednotka umožňuje Core hrát širokou a silnou roli ve hrách, serverových projektech, mobilních zařízeních atd.

V předchozí architektuře NetBurst je výkon jednotky s plovoucí desetinnou čárkou velmi obecný a architektura Core provedla mnoho vylepšení, aby tento problém vyřešila. Architektura Core má dvě prováděcí jednotky s pohyblivou řádovou čárkou, které současně zpracovávají vektorové a skalární operace s pohyblivou řádovou čárkou. Jedna jednotka s pohyblivou řádovou čárkou provádí jednoduché zpracování, jako je sčítání a odčítání, zatímco druhá jednotka s pohyblivou řádovou čárkou provádí operace násobení a dělení. I když nelze říci, že by architektura Core výrazně zlepšila výkon s pohyblivou řádovou čárkou, efekt jejího vylepšení je stále zřejmý.

3. Mechanismus předběžného čtení dat a struktura cache

Mechanismus předběžného čtení mikroarchitektury Core má více nových funkcí. Jednotka předběžného načítání dat často potřebuje hledat značky v mezipaměti. Aby se předešlo velkému zpoždění, které může být způsobeno vyhledáváním štítků, jednotka předběžného vyzvedávání dat používá rozhraní úložiště k provádění vyhledávání štítků. Operace úložiště není ve většině případů klíčem k ovlivnění výkonu systému, protože když se začnou zapisovat data, procesor může okamžitě zahájit následující práci, aniž by čekal na dokončení operace zápisu. Cache/paměťový subsystém je zodpovědný za celý proces zápisu dat do cache a kopírování do hlavní paměti.

Kromě toho architektura Core používá algoritmus Smart Memory Access, který pomůže procesoru dosáhnout vyšší efektivity mezi sběrnicí na přední straně a přenosem paměti.

Působivý je také systém mezipaměti architektury Core. Dvoujádrová architektura Core má kapacitu sekundární mezipaměti až 4 MB a obě jádra jsou sdílená a zpoždění přístupu je pouze 12 až 14 hodinových cyklů. Každé jádro má také 32KB mezipaměť instrukcí první úrovně a mezipaměť dat první úrovně a zpoždění přístupu je pouze 3 hodinové cykly. Trasovací mezipaměť (Trace Cache) zavedená z architektury NetBurst zmizela v architektuře Core. Mezipaměť trasování v architektuře NetBurst je podobná běžné mezipaměti instrukcí. Slouží k uložení instrukcí před dekódováním. Je to velmi užitečné pro strukturu dlouhého potrubí architektury NetBurst. Poté, co se architektura Core vrátí k relativně krátkému potrubí, mezipaměť trasování také zmizí.

Mikroarchitektura Nehalem

Poté, co Intel zažil slávu mikroarchitektury Core, pokračoval ve svém úsilí a koncem roku 2008 spustil novou mikroarchitekturu Nehalem, která je v podstatě postavena na kostře mikroarchitektury Core plus přidání SMT, 3-vrstva Cache, TLB a hierarchická predikce větví, IMC, QPI a podpora technologií DDR3 ve srovnání s většími změnami z architektury NetBurst Pentium4 na mikroarchitekturu Core, z mikroarchitektury Core na mikroarchitekturu Core Změny v základních základních částech mikroarchitektury Nehalem jsou menší.

1. Technologie sběrnice QPI

Sběrnice QPI používaná architekturou Nehalem je založena na technologii propojení point-to-point na bázi paketů s vysokou šířkou pásma a nízkou latencí (technologie propojení point-to-point). k bodovému propojení), rychlost dosahuje 6,4GT/s (za sekundu lze přenášet data 6,4G). Každý spoj je 20bitové rozhraní, které využívá vysokorychlostní diferenciální signalizaci a vyhrazené hodinové pruhy. Tyto hodinové pruhy mají převzetí služeb při selhání. Datový paket QPI je dlouhý 80 bitů a jeho odeslání trvá 4 cykly. Přestože je datový paket 80 bitů, pro data se používá pouze 64 bitů a ostatní datové bity se používají pro řízení toku, CRC a další účely. Tímto způsobem každé spojení přenáší 16bitová (2Byte) data najednou a zbývající bitová šířka se používá pro CRC. Vzhledem k tomu, že sběrnici QPI lze přenášet oběma směry, může teoretická maximální hodnota připojení sběrnice QPI dosáhnout 25,6 GB/s (2×2B×6,4GT/s) datového přenosu. Jednosměrná rychlost je 12,8 GB/s. (Podrobnější informace naleznete v položce „QPI Quick Channel Interconnection“).

2.Integrovaný řadič paměti IMC

Architektura Nehalem IMC (integrovaný řadič paměti, integrovaný řadič paměti), Může podporovat 3 kanály paměti DDR3, běžící rychlostí 1,33GT/s (DDR3-1333), takže celková špičková šířka pásma může dosáhnout 32GB/s. FB-DIMM však zatím není podporován. Nehalem EX (Beckton) může podporovat FB-DIMM (Fully Buffered-DIMM). Paměť každého kanálu může být provozována nezávisle a ovladač musí být spuštěn mimo pořadí, aby se zkrátilo (pokrylo) zpoždění. (Další podrobnosti naleznete v položce Integrated Memory Controller)

3.SMT

Technologie Simultaneous Multi-Threading (SMT) se opět vrátila k architektuře Nehalem, která se jako první objevila na Pentiu IV se 130 nanometry. Procesor se zapnutým SMT bude trpět více selháními hitů a bude muset použít větší šířku pásma. Nehalem je tedy pro SMT vhodnější než Pentium IV.

Simultaneous Multi-Threading (SMT) společnosti Nehalem je 2-cestný a každé jádro může provádět 2 vlákna současně. U prováděcího jádra lze v případě vícevláknových úloh maskovat zpoždění jednoho vlákna. Výhodou funkce SMT je, že potřebuje pouze malé náklady na oblast jádra, což může poskytnout výrazné zlepšení výkonu v případě multitaskingu, což je mnohem nákladově efektivnější než úplné přidání fyzického jádra. To je stejné jako u předchozí technologie P4 HT, ale ve srovnání s tím je výhodou Nehalemu větší cache a větší propustnost paměti, takže ji lze používat efektivněji. Podle Intelu může SMT od Nehalemu zvýšit výkon o 20–30 % s malým nárůstem spotřeby energie. (Podrobnější informace naleznete v položce technologie synchronního vícevláknového zpracování)

4. Nově navržený systém vyrovnávací paměti

Každé jádro Nehalemu má privátní univerzální L2, což je 8cestný spoj 256KB, přístupová rychlost je poměrně vysoká. Ve srovnání s L1D není Nehalem L2 ani inkluzivní, ani exkluzivní. Dokáže přenášet data mezi dvěma základními privátními mezipamětmi (L1D a L2), i když nemůže dosáhnout plné rychlosti.

Ve srovnání s mikroarchitekturou Core přidává Nehalem novou vrstvu mezipaměti L3, která je pro potřebu více jader pro sdílení dat (Nehalem-EX má 8 jader), takže tato L3 má velmi velkou kapacitu. Velký. Z architektonického hlediska je 16cestný kloub, 8MB L3 vybavený procesorem architektury Nehalem, kompletně inkluzivní pro první dva stupně a sdílený 4 jádry. (Další podrobnosti naleznete v položce o novém systému hierarchie mezipaměti)

Tempo vývoje

Společnost Intel se již dlouhou dobu řídí Moorovým zákonem a je průkopníkem vedoucích průmyslových inovací. Díky neustálým inovacím architektury procesoru tato úžasná rychlost inovací nejen zlepšuje výkon procesoru, ale také poskytuje nové funkce a možnosti a v konečném důsledku uspokojuje rostoucí potřeby uživatelů. Tento druh neustálého vývoje nás velmi znepokojuje. Průmysl musí být schopen poskytovat platformám rychlejší a předvídatelnější tempo inovací. Tyto platformy se vyznačují rychlejšími, více připojeními, důvěryhodnými, personalizovanými a vynikajícími počítači. Díky špičkovým znalostem v oboru čipů a možnostem návrhu architektury, které poskytnou silné hnací síly růstu pro příští desetiletí a dále, Intel nasadil koordinované a stále zrychlené tempo inovací architektury.

Co to znamená?

Tempo vývoje odkazuje na strategii Intelu zavádět přibližně každé dva roky novou mikroarchitekturu a novou generaci technologie zpracování křemíku.

Neustálé inovace společnosti Intel v technologii zpracování křemíku umožnily zdvojnásobení hustoty tranzistorů přibližně každé dva roky, což poskytuje návrhářům procesorů velkou flexibilitu návrhu navrhovat lepší produkt. V minulosti byla flexibilita designu využívána k zajištění lepšího výkonu a funkcí při současném snížení spotřeby energie. Při pohledu do budoucnosti budou stále rostoucí potřeby uživatelů vyžadovat rychlejší zlepšování výkonu a integraci různých funkcí napříč hranicemi fuzzy použití. To proto vyžaduje architekturu řešení, kterou lze rozšířit napříč širokou škálou oblastí použití, a tohoto cíle lze dosáhnout pouze prostřednictvím celoodvětvových inovací. Model tempa vývoje architektury a čipů společnosti Intel může poskytnout silný inovační impuls, nejenže může podporovat vývoj nových architektur procesorů a čipových sad rychlým a koordinovaným tempem, ale také se stát „katalyzátorem“ průmyslových inovací na úrovni platformy a poskytovat vysokou energii. účinnost výkon Různé výhody.

Funkce

Principy dodržované tempem vývoje vycházejí z toho, co Intel nazývá „tick-tock“ model čipů a mikroarchitektur. Tento model poskytne univerzální procesorovou architekturu pokrývající všechny velikosti trhů. Každé „tičko“ představuje frekvenci komprese křemíku (tepovou frekvenci) a každé „ticko“ má odpovídající „tock“, což představuje návrh nové mikroarchitektury, která je aktualizována přibližně každé dva roky. Globální metodologie návrhu společnosti Intel a rozsáhlá disciplína jsou základními kameny principu tempa vývoje, který podporuje inovace společnosti Intel v oblasti procesorů a platforem, které přesahují možnosti jednotlivých produktů.

Dobrým příkladem je obrovský skok společnosti Intel v rozšíření architektury notebooků tak, aby poskytovala vynikající výkon serveru. Intel dosáhl tohoto obrovského skoku ve svých procesorech. Procesor Intel Core(TM) 2 Duo je založen na mikroarchitektuře Intel Core(TM). Dvě kompletní výkonná jádra jsou zabudována do fyzického procesoru a běží na stejné frekvenci, což může notebookům a stolním počítačům poskytnout špičkový výkon v oblasti energetické účinnosti. Výpočetní prvek mikroarchitektury Intel Core(TM) je popsán jako integrované jádro, které podporuje optimalizaci architektury a technologie tak, aby vyhovovaly požadavkům na průlomový výkon a energetickou účinnost. Společnost Intel bude i nadále poskytovat servery, stolní počítače a mobilní produkty s univerzální škálovatelnou architekturou založenou na technologii vícejádrových procesorů. Nakonec se po neustálé inovaci zrodila architektura optimalizovaná pro poměr výkonu k výkonu a možnosti rozšíření, která bude podporovat vývoj „tick-tock“ založených na obecných základech čipů při vývoji čipových sad, propojení, paměti a platforem. . Řada inovací.

Základem naplnění příslibu tempa vývoje je schopnost více designérských týmů po celém světě spolupracovat. To vyžaduje efektivní koordinaci mezi týmy, aby se dosáhlo vzájemného doplňování metod a plánů ostatních s co nejmenším překrýváním a redundancí. Intel také podporuje softwarovou komunitu a některé univerzity při vývoji vícevláknových aplikací a je odhodlán naléhat na dodavatele průmyslových hodnotových řetězců, aby plně ocenili výhody, které přináší tempo inovací. To zahrnuje podporu normalizačních činností, přizpůsobení odvětví a regulačnímu prostředí a skutečné úsilí o naplnění potřeb uživatelů.

Již na počátku 90. let společnost Intel Corporation získala vedoucí pozici v oboru se svou 32bitovou architekturou procesorů Intel (IA32), čímž vytvořila průmyslový standard a převzala vedoucí postavení ve zpracování Intel Pentium. V roce 1993 představení procesoru Intel Pentium znamenalo nástup páté generace stolních procesorů. Následně následovala řada inovací: v roce 1995 byl uveden na trh procesor Intel Pentium; v roce 1997 byl uveden na trh procesor Intel Pentium II; v roce 1999 byl uveden na trh procesor Intel Pentium III; v roce 2000 je uveden na trh Intel Pentium založené na architektuře Intel NetBurst 4 Procesor. Ve stejném roce představil Intel také procesor Intel Xeon.

V roce 2003 uvedení prvního procesoru Intel Pentium M založeného na 90nanometrové procesní technologii znamenalo přechod k energeticky účinnému výkonu. Uvedení procesoru Pentium M na trh znamenalo přechod k energeticky účinnému výkonu. Poměr spotřeby energie se používá jako měřící standard a má schopnost expandovat. Uvedení těchto procesorů je založeno na tempu inovací a vývoje čipů, které nemusí nutně doprovázet konstrukční procesy a metody.

V roce 2006 společnost Intel uvedla na trh novou mikroarchitekturu Intel Core(TM), která položila pevný základ pro stolní počítače, notebooky a běžné serverové vícejádrové procesory založené na Intelu. Tato inovace je založena na 65nanometrové procesní technologii a je první mikroarchitekturou na cestě vývoje, která spojuje návrh architektury a inovace čipů v tempu vývoje. Intel architektura a tempo vývoje čipů se od ostatních výrobců v oboru liší v několika ohledech. Mezi tyto aspekty patří:

Mikroarchitektura optimalizovaná pro výkon, schopnosti a energetickou účinnost pro všechny velké trhy;

Populární principy opětovného použití návrhu bez čekání, až bude k dispozici hustota čipů Společný návrhářský tým, ale to tlačí ke společným cílům a cílům návrhu;

Zaměřte se na používání paralelních čipových sad a rozvoj výrobců hodnotového řetězce v oboru, abyste dosáhli inovací na úrovni platformy a rychle zlepšili možnosti platformy.

Proto model tempa vývoje společnosti Intel dále konsoliduje důvěryhodný základ dalších inovací čipů, aby mohl poskytovat špičkovou architekturu energeticky efektivního výkonu tempem, které bude řídit inovace a růst v celém odvětví.

Vývojová strategie Intelu „tick-tock“.

Implementace "tick-tock" vývojového tempa pro vícejádrové procesory byla vždy založena na integrovaném jádře, které je základním výpočetním prvkem, schopným poskytovat cílový výkon a schopnosti a také vynikající energetickou účinnost.

Therefore, "Tick-tock" needs to synchronize the design process to achieve the following innovations, which are in line with user values ​​across various market sectors:

Nižší spotřeba energie; Vícevláknový výkon; Vlastnosti a schopnosti; Vylepšete modularitu a flexibilitu.

Klíčem k realizaci je přinést toto tempo inovací průmyslovým inovátorům, aby uživatelům přineslo skutečné výhody. Intel proto upravil tempo vývoje související s celkovým vedoucím postavením v oboru:

Aktualizujte technologii zpracování křemíku ("ticks") každé dva roky a současně aktualizujte architekturu ("tocks") každé dva roky;

Několik zkušených návrhářských týmů se zavázalo udržovat cíle návrhu a důležité události v synchronizaci a určovat procesní dotykové body pro maximalizaci efektivity;

Časté „trénování“ funkcí také poskytuje schopnost přizpůsobit se změnám.

souhrn

Neustálým dodržováním Moorova zákona Intel zdvojnásobil počet tranzistorů na křemíkovém jádru téměř každé dva roky. Dvojnásobný počet tranzistorů poskytuje velkou flexibilitu návrhu, která zase může zlepšit výkon, škálovatelnost a energetickou účinnost. V nejnovější generaci produktů mikroarchitektury Intel Core(TM) přináší flexibilita návrhu zvýšením počtu jader obrovské zlepšení výkonu, přináší vynikající vlastnosti/schopnosti novým a vylepšeným aplikacím a výrazně snižuje spotřebu energie. Intel se zaměřuje na důvěryhodné a zrychlující se tempo inovací a přibližně každé dva roky přinese novou mikroarchitekturu a vylepšení technologie křemíkových procesů.

Architektura Intel „tick-tock“ a model tempa vývoje čipů přinesly odvětví a uživatelům obrovské výhody a nové možnosti a řešení budou splňovat jejich rostoucí potřeby. Ve společnosti Intel je naším posláním dodávat architektonické inovace rychlostí inovace Moorova zákona.