Въведение
Езикът за проверка на хардуера обикновено има функция, подобна на усъвършенствания език като C ++ или Java, като същевременно предоставя битови оперативни функции като езиците за описание на хардуера. Много езици за проверка на хардуер могат да генерират ограничен случаен стимул и да осигурят функционална структура на покритие, за да помогнат на дизайнерите да извършат сложна проверка на хардуер.
SystemverLOG, OpenVERA и Systemc са най-често използваните езици за проверка на хардуера. Сред тях SystemverIlog е повече комбиниран с езика за описание на хардуера до езиците за проверка на хардуера към един стандарт.
Език за описание на хардуер
В електрониката език за описание на хардуер (на английски: Hardware Description Language, HDL ) се използва за описание на езика на електронна схема (особено цифрова схема), поведение, системата за цифрова верига може да бъде описана в етапа на прехвърляне на регистъра, поведенческо ниво, ниво на логическа врата и т.н. С развитието на логиката за автоматизация, езиците за описание на хардуера могат да бъдат идентифицирани от тези инструменти , и автоматично преобразуване в мрежови таблици на логически клас порта, така че езикът за описание на хардуера да може да се използва за извършване на проектиране на схемна система и проверка на веригата чрез функция за логическа симулация. След като дизайнът е завършен, можете да използвате логически интегриран инструмент за генериране на мрежова таблица на ниско абстрактно ниво (клас на врата) (т.е. таблица на окабеляването).
Езикът за описание на хардуера може да е подобен на традиционните езици за софтуерно програмиране, но най-голямата разлика е, че първият може да опише характеристиките на времето на хардуерната верига. Езиците за описание на хардуера са важна част от системата за автоматизация на електронния дизайн. Малки до прости тригери, големи до сложни широкомащабни интегрални схеми, като микропроцесори, могат да бъдат описани с помощта на езици за описание на хардуера. Общите езици за описание на хардуера включват Verilog, VHDL и др.
systemverilog
Процесът на проектиране и проверка на интегралната схема (особено широкомащабната интегрална схема), SystemverIlog е разработен от Verilog Описание на хардуера, унифициран език за проверка на хардуера, предишната част е основно разширението на версията от 2005 г. на Verilog, а част от характеристиките на функционалната проверка е обектно-ориентиран език за програмиране. Обектно-ориентираните характеристики са добре компенсирани за дефектите на традиционния Verilog в областта на проверката на чипове, подобрената повторна употреба на кода, като същевременно позволяват на инженерите за проверка да имат по-високи абстрактни нива от нивата на регистъра, транзакциите, като наблюдавани обекти. Те значително подобриха ефективността на платформата за проверка.
Systemverilog е приет като стандарт на Electrical Electronics Engineer Society 1800-2009 и е получил подкрепата на основните инструменти за автоматизация на електронното проектиране. Въпреки че никоя симулационна система не може напълно да поддържа всички езикови структури, въведени в SYSTEMVERILANUAL, LRM, е трудно да се подобри оперативната съвместимост на тестовата платформа, но да се насърчат изследванията и развитието на междуплатформената съвместимост. Вече е в ход. Няколко метода за проверка се появиха последователно, стандартизирайки модулите на тестовата платформа под формата на предварително дефиниран клас и сега най-новите базирани на systemverilog методи за удостоверяване обикновено се проверяват. Тази методология включва главно библиотека с класове с отворен код и поддържа тестова платформа за многократна употреба за разработване на предварително зададен формат за проверка на IP ядро. Много доставчици трети страни започнаха да пускат виртуално IP ядро, базирано на Systemverilog.
OpenVERA
OpenVERA е език за проверка на хардуер, който е разработен и управляван от Jindi Technology. Този език се използва главно за създаване на тестова платформа за хардуерни системи. OpenVERA е основна част от стандарта IEEE1800 SYSTEMVERILOG, много хора, занимаващи се с проектиране на полупроводникови интегрални схеми, проектиране на системно ниво, IP ядрено проектиране и автоматизация на електронния дизайн, се възползват от това.
Systemc
systemc е компютърен език, базиран на системния дизайн на езика C ++, набор от библиотеки и макроси, подготвени с C ++. Това е продукт, който постепенно се развива, за да подобри ефективността на дизайна на електронната система. IEEE одобри стандарта IEEE1666-2005 през декември 2005 г.
обикновено системата се състои от софтуерна част и хардуерна част, като част от системата се изпълнява от софтуер, докато друга част от функцията се изпълнява от хардуер. Ранната система е сравнително проста, системните инженери ще бъдат подготвени да проектират, проектират, симулират, внедряват и подобряват софтуерни инженери и хардуерни инженери и накрая да комбинират съответно софтуерни части и хардуерни компоненти. Софтуерните инженери използват езици за програмиране като C и C ++, тъй като тези езици са специализирани за описание на серийните процедури за изпълнение, а хардуерните инженери използват езици за описание на хардуера като VHDL и Verilog, тъй като тези езици са описани паралелно. Хардуер, използван за симулиране на хардуерни части. Въпреки това, с непрекъснатото развитие на електронната система, структурата на системата се увеличава и има все повече и повече системни компоненти, което изисква системните инженери да имат добро разбиране и владеене на цялата система, когато са във вторичен софтуер и хардуер. За по-добро разделяне на софтуера и хардуера, намаляване на загубите и рисковете от ненужни грешки в дизайна. SYSTEMC също се ражда с това, защото отговаря на нуждите от софтуерни и хардуерни синергии.
Systemc система и "C / C ++ език" на английски C За да се посочи, че това е език за проектиране на системата, базиран на C / C ++ език.
Много научни изследователски екипи и софтуер за компютърно проектиране са допринесли за развитието на SYSTEMC. През 1999 г. Open SYSTEMC ITIATIVE (OSCI) "е създадена през 1999 г.
На 10 ноември 2011 г. IEEE прие новия стандарт SYSTEMC 2011: IEEE1666-2011.